?据报道,台积电在最近的北美技能研讨会上泄漏其正在研制新的CoWoS封装技能,逐渐扩展SiP的体积和功耗。知情人士称,新封装将选用超大规模的120x120毫米规划,功耗估计高达数千瓦。
新版CoWoS技能使得台积电能制造出面积超越光掩模(858平方毫米)约3.3倍的硅中介层。因而,逻辑电路、8个HBM3/HBM3E内存仓库、I/O及其他小芯片最多可占有2831平方毫米的空间。而最大基板尺度则为80×80毫米。有必要留意一下的是,AMD的Instinct MI300X和英伟达的B200均选用了这项技能,虽然英伟达的B200芯片体积大于AMD的MI300X。
估计2026年推出的CoWoS_L将能完成中介层面积挨近光罩尺度的5.5倍(虽不及上一年宣告的6倍,但仍属惊人之举)。这在某种程度上预示着4719平方毫米的空间可供逻辑电路、最多12个HBM内存仓库及其他小芯片运用。但是,因为这类SiP所需基板较大,台积电正考虑选用100x100毫米的规划。因而,这类芯片将无法兼容OAM模块。
此外,台积电表明,至2027年,他们将具有一项新的CoWoS技能,该技能将使中介层面积到达光罩尺度的8倍乃至更高,从而为Chiplet供给6864平方毫米的空间。台积电想象的一种规划的具体方案包括四个堆叠式集成体系芯片 (SoIC),调配12个HBM4内存仓库和额定的I/O芯片。如此巨大的设备无疑将耗费很多电力,且需装备先进的散热技能。台积电估计此类解决方案将选用120x120毫米的基板。
值得一提的是,本年早一点的时分,博通展现了一款定制AI芯片,包括两个逻辑芯片和12个HBM内存仓库。虽然咱们没有得知该产品的具体标准,但从外观上看,它好像比AMD的Instinct MI300X和英伟达的B200更为巨大,虽然没有到达台积电2027年方案的水平。